荃發電子有限公司 （非本站正式会员）

制造商: Texas Instruments 产品种类: 缓冲器和线路驱动器 RoHS: 详细信息 输入线路数量: 1 输出线路数量: 1 极性: Non-Inverting 电源电压（最大值）: 5.5 V 电源电压（最小值）: 1.65 V 最大工作温度: + 85 C 安装风格: SMD/SMT 封装 / 箱体: SOT-23-5 封装: Reel 高电平输出电流: - 32 mA 逻辑系列: LVC 逻辑类型: CMOS 低电平输出电流: 32 mA 最大功率耗散: 26 pF 最小工作温度: - 40 C 每芯片的通道数量: 1 传播延迟时间: 5.5 ns at 3.3 V, 5 ns at 5 V 工厂包装数量: 3000 　在SoC设计中，EDA工具处理完网络列表之后插入的逻辑均被称作ECO。可以不必进行合成、地点和路线、提取、串音等整个SoC设计周期，从而节省完成ECO的时间。可以采用省钱方式来执行后掩膜工程变更清单。 如果只修改少量金属层就能完成一项更改，那么涉及的成本要比将整个设计完全重做少得多。 ECO通常会使用到备用门模块(在合成期插入)。通常，这些备用门模块包括NAND、NOR、 触发器、 缓冲器、逆变器以及其他可能使用到的逻辑单元。 本文重点介绍如何使用现有布局的缓冲器/逆变器(对)逻辑，使用备用单元模组来避免违反设计(DRV)规则。 介绍 　　实施工程变更订单(ECO)，是片上系统(SoC)设计阶段十分常用的一个步骤。 在设计中采用ECO的原因有很多。 　　1.事先规划好的ECO： 有时候，设计人员可以预先设定好采用ECO。 例如，有时候可能有这种情况：在ASIC设计周期的后期需要引入IP，因此设计人员要对其活动进行适当规划，以免设计阶段受到限制。 但有说法认为在设计周期中采用ECO，大部分属于偶然。 　　2.功能性修改： ECO也可能是设计规范需要进行功能性修改的结果，如果客户需要附加功能或者应用软件要求硬件部署该功能，那就有可能需要进行此类修改了。 　　3.设计问题： 门级模拟(GLS)或类似技术中一些先前的测试芯片的硅结果中可能会出现设计问题。 　　要在逻辑门里实施ECO，设计人员需要一个最佳解决方案，因为增加额外的门可能导致要再制造基础层(如激活层、多晶硅层、氮化物层)掩膜，这比互连掩膜的成本高得多。 因此理想的情况是，设计人员会希望只包含使用现有逻辑的逻辑，来减少因再制造产生的成本。 地址：福田区华强大厦华强电子世界3期3C056 联系人：陈先生 电话：755-83516480 传真：755-82896891 手机：13510627270