深圳市汇佳成电子有限公司 （非本站正式会员）

CD4013工作原理

设电路初始状态均在复位状态，Q1、Q2端均为低电平。当fi信号输入时，由于输入端异或门的作用(附表是异或门逻辑功能表)，其输出还受到触发器IC2的Q2端的反馈控制(非门F2是增加的一级延迟门，A点波形与Q2相同)。在第1个fi时钟脉冲的上升沿作用下，触发器IC1、IC2均翻转。由于Q2端的反馈作用使得异或门输出一个很窄的正脉冲，宽度由两级D触发器和反相门的延时决定。当第1个fi脉冲下跳时，异或门输出又立即上跳，使IC1触发器再次翻转，而IC2触发器状态不变。这样在第1个输入时钟的半个周期内促使IC1触发器的时钟脉冲端CL1有一个完整周期的输入，但在以后的一个输入时钟的作用下，由于IC2触发器的Q2端为高电平，IC1触发器的时钟输入跟随fi信号(反相或同相)。本来IC1触发器输入两个完整的输入脉冲便可输出一个完整周期的脉冲，现在由于异或门及IC2触发器Q2端的反馈控制作用，在第1个fi脉冲的作用下得到一个周期的脉冲输出，所以实现了每输入一个半时钟脉冲，在IC1触发器的Q1端取得一个完整周期的输出。

　图3是5/2分频电路。IC1、IC2、IC3三级D触发器级联为8分频电路，电容C起滤波作用，输出信号fo从IC2的Q2端输出。电路中有Q1、Q3两个反馈控制。从图4工作波形可知，Q1的反馈信号中每两个反馈信号中就有一个受到Q3反馈波形的影响，所以在A点仅能形成几百毫微秒宽的脉冲。由于电容C的作用，Q1的反馈信号(即一窄脉冲)被滤除掉，如图4波形A的虚线所示。最后在Q2端输出fo信号。fo每变化一个周期，对应于输入信号fi的两个半周期，即fo的频率为fi的2/5。

　　图5是7/2分频电路。该电路与图3相似，区别在于电路中一个反馈信号在图3中是从Q1端引出的，而图5是从Q2端引出的，fo信号从Q2端输出。电路有Q2、Q3两级反馈，由于Q2反馈信号受Q3反馈的影响，在A点仅能形成几百毫微秒宽的窄脉冲，此窄脉冲被电容C滤除掉，因此Q2反馈不起作用，电路实际上只有一个Q3反馈，因而使得fo输出信号每变化一个周期，对应于fi输入信号的三个半周期，即fo的频率为fi的2/7。其工作波形如图6所示。

　　上面介绍的N/2分频电路仅限于N≤7，当N≥7时，可根据分频N值的大小，相应增加二分频级数，并恰当引接反馈信号走线，便可得到N≥7的分频电路。下面仅介绍一例9/2分频电路，如图7所示。图8是其工作波形。

　　IC1～IC4四级D触发器组成16分频电路，fo信号从Q3输出，电路有Q1、Q4两级反馈。其工作原理与上述有关分频电路相似，波形图上A点虚线脉冲表示为电容C滤除掉的Q1反馈信号。从图8中可知，只要fi输入四个半周期的时钟信号，就输出一个周期信号fo，即fo的频率为fi的2/9。

特性：

从以上几个N/2分频电路可得到如下几个特性：

　　1.电路工作原理是，在第n个周期，末级两分频器的输出为高电平时，输入时钟脉冲的上升沿使分频电路工作；在第n+1个周期，末级两分频器的输出为低电平时，输入时钟脉冲的下降沿使分频电路工作。

　　2.电路采用的是异步触发形式，各触发器的初始状态不会影响到分频的功能。如果要求初始状态为“0”状态，可以将D触发器的复位端R引出，接至复位控制电路。

　　3.输入信号fi的最高工作频率fimax除受到CMOS元件fM的限制外，还受到D触发器、反馈门翻转延迟和电容C滤波频率特性的影响，所以应尽可能提高fi的值。一般情况下，最高工作频率fimax在几百千赫以下。▲用CD4013双D触发器做的脉冲4分频器