- IC型号
汉威电子科技有限公司
- 营业执照：已审核经营模式：贸易/代理/分销所在地区：广东 深圳企业网站：
http://daleh2008.dzsc.com
收藏本公司 人气：656126
联系方式
- 地址：深圳福田区福华三路168号国际商会中心11209R35/ 深圳市福田区华强北路复兴世纪大厦（拿货先交待）
- 联系人：胡小姐
- 电话：0755-82547541
- 传真：0755-82547541
- 手机：15013583163
- QQ：
- E-mail：sales@hiwelltech.com
产品分类
供应DDR2 512M 32M*16 EM44BM1684LBB-3F，EM44BM1684LBB-3F价格强势，EM44BM1684LBB-3F原装现货
- 产品价格：
- ￥0.00/ 1pcs
- 交易说明：
- COD，可开17%税票，支持香港交货，只做原装正品！！！
- 配送说明：
- 原厂代理，深圳地区可送货上门，其它快递代送。
- 厂 家：
- EOREX
- 封 装：
- TFBGA-84
- 批 号：
- 12+
- 数 量：
- 6800
产品咨询直线：0755-82547541
产品详细说明
原厂指定代理商，品牌：EOREX 型号：EM44BM1684LBB-3F 容量参数：DDR2 512M 32M*16 速度：533Hz 订购电话：0755-83234073-8038/13710016262 刘小姐/汉威科技 QQ ：173633317/2442006921
EM44AM1684LBB/C 256Mb (4M×4Bank×16)双倍数据速率SDRAM的2
特点
• JEDEC标准VDD/VDDQ=1.8V±0.1V.
•所有输入和输出都兼容SSTL_18接口.
•全差分时钟输入(CK,/CK)操作.
• 4银行
•发表CAS
• 突发长：4和8.
•可编程CAS 延时（氯）：3, 4和5.
•可编程添加剂延时 (AL):0, 1, 2, 3和4.
•写延时 (WL) =读延时 (RL) -1.
•阅读延时 (RL) =可编程添加剂延时 (AL) + CAS 延时（氯）
•双向差分数据选通(DQS).
• DQS中心投入上的数据写入时.
•数据输出时阅读DQS, /DQS边缘.在芯片• DLL对齐DQ, DQS和/DQS过渡与CK过渡.
•糖尿病掩膜写入数据时都在上升和下降边缘的数据选通.
•顺序与交错突发类型可用.
•片外驱动器 (OCD)阻抗调整
•在电路小片终止(ODT)
•自动刷新和自刷新
• 8,192刷新周期/ 64ms
•平均更新周期7.8us在低比Tcase85° 3.9us在85° < Tcase≦95°C,CC
• RoHS遵守
•部分阵列自刷新(PASR)
•高温自刷新速率启用
说明
该EM44AM1684LBB/C是一种高速双日利率2 (DDR2)同步DRAM制造与超高性能CMOS过程包含268,435,456 bits它作为4Mbits x 4举办银行通过16 bits.
此设备实现高速同步double-data-rate传输速率高达667Mb /秒/针一般应用(DDR2-667).该芯片的设计符合以下
关键DDR2 SDRAM的特点：(1)发表CAS与添加剂延时，(2)写延时 =读延时 -1,(3)片外驱动器 (OCD)阻抗调整
与安电路小片终止(4)正常和弱强度数据输出驱动器.控制和地址输入都同步的外部提供的一对差分时钟.输入被锁在十字架上差分时钟(CK点上升和/CK下降）.所有I / Os是同步的双向对闪光灯(DQS并同步在源/DQS)时尚.该地址可以用来表达总线行，列和组地址信息，并在一/RAS/CAS多样式.该512Mb DDR2器件采用单电源：1.8V±0.1V VDD和VDDQ.可用包装：TFBGA-84Ball (12.5mmx10mm,0.8mm x 0.8mm球间距）.
同容量其它速度的型号：
EM44BM1684LBB-37F 32M X 16 DDR2-533MHz 4-4-4 TFBGA-84B Commercial Free
EM44BM1684LBB-3F 32M X 16 DDR2-667MHz 5-5-5 TFBGA-84B Commercial Free
EM44BM1684LBB-25F 32M X 16 DDR2-800MHz 6-6-6 TFBGA-84B Commercial Free
* EOREX reserves the right to change products or specification without notice.
www.eorex.com
EM44AM1684LBB/C
初始化
下面的序列是必需的上电和初始化，并在如下图所示：
1.接通电源，并试图维持在一个较低的状态下CKE 0.2 *和VDDQ ODT（所有其他的输入可能
是不确定的）.为了保证ODT关闭，VREF必须是有效的和一个低级别必须应用到ODTpin.
- VDD,VDDL和VDDQ从一个单一的驱动电源转换器输出，
VTT仅限于0.95 V 最大，与VREF曲目VDDQ/2
或
-应用VDD之前或之时，作为VDDL;应用VDDL之前或之时，作为同一时间同一时间VDDQ;
应用VDDQ之前或之时为VTT＆VREF.同时
其中至少有两个sets一条件必须得到 满足.
2.开始时钟(CK, /CK)并维持的200 µs.条件稳定的电源和时钟
3.应用NOP或取消命令和采取CKE高.
4.等待的400ns,然后发出预充电- all命令.
5.发出命令EMRS(2)保留或EMRS(3).
6.发行EMRS(1)命令启用DLL. (A0=0和BA0=1和BA1=0)
7.发行MRS命令（模式寄存器集）为"DLL reset". (A8=1和BA0=BA1=0)
8.发行预充电，所有的命令.
9.发行2或多个自动刷新命令.
10.发出一个低MRS上A8命令初始化设备操作. （无需重置DLL)
11.至少200步后8,时钟校准执行OCD（片外驱动器阻抗调整）.如果
OCD校准未使用，默认的命令EMRS OCD (A9=A8=A7=1)其次EMRS(1) OCD
校准模式退出命令(A9=A8=A7=0)必须与其他参数的EMRS(1).发行
12.的DDR2初始化SDRAM是现在和正常的运作做好准备
