芯揚國際（香港）有限公司 （非本站正式会员）

基本描述：

H5TC4G43MFR-XXA，H5TC4G83MFR-XXA和H5TC4G63MFR-XXA 4GB低功率双数据速率III（DDR3L）同步DRAM，非常适合需要大量的存储密度，高带宽和低功耗运行在1.35V的主要记忆体应用。 SK海力士DDR3L SDRAM提供后向兼容性的1.5V DDR3为基础的环境没有任何变化。 

SK HYNIX 4Gb的DDR3L的SDRAM提供充分参考在时钟的上升沿和下降沿同步操作。 虽然所有的地址和控制输入的时钟（在时钟的下降沿），数据，数据选通信号的上升沿锁存和写入数据的掩模输入进行采样的上升沿和下降沿它的边缘。 数据路径内部流水线和8位预取，以达到非常高的带宽。

功能特点：

VDD = VDDQ = 1.35V + 0.100 / - 0.067V

全差分时钟输入（CK / CK）操作

差分数据选通（DQS / DQS）

在芯片DLL对齐DQ，DQS和/ DQS与CK过渡过渡

DM口罩写数据在两个数据选通信号的上升沿和下降沿

所有的地址和控制输入，除了在时钟的上升沿锁存数据，数据选通信号和数据口罩

可编程CAS延时6，7，8，9，10和11，13的支持

可编程添加剂延时0，CL-1和CL-2支持

可编程CAS写延时（CWL）= 5，6，7，8

四位顺序和交错模式可编程的突发长度为4/8

BL开关飞

8banks

平均刷新周期（T案件的0℃～95℃） - 7.8μs在0℃～85℃ - 3.9μs在85℃～95℃

自动自刷新支持

JEDEC标准78ball FBGA（x4/x8），96ball FBGA（X16）

驱动强度选择EMRS

动态片上终端支持

异步复位引脚支持

支持ZQ校准

TDQS（终止数据选通）受支持（x8的唯一）

写Levelization支持

8位预取

该产品符合RoHS指令的

注明：

H5TC4G43MFR-XXA  规格： 1G×4     封装：78ball FBGA

H5TC4G83MFR-XXA  规格:  512M×8   封装：78ball FBGA

H5TC4G63MFR-XXA  规格： 256M×16  封装：96ball FBGA